AI半導体の供給不足を読むCoWoSとHBMのどこが詰まるか

AIアクセラレーターのパッケージは、複数の部品を近距離でつなぎ、電力を届け、熱を逃がし、良品かどうかを検査できる状態へまとめる小さなコンピューターシステムです。完成したチップを守る外箱という役割は、全体の一部にすぎません。

供給網を読むときは、次の点を分けて考えます。

• 完成品は最も細い工程で止まります。ロジック、HBM、接続部、基板、組み立て、検査の一つだけを増やしても、出荷数は同じ比率で増えません。
• 供給制約は解消せず移動します。一つの工程に余裕ができると、次に余裕の小さい工程が上限になります。
• HBMは独立した供給網です。世代名が同じでも、積層数、速度、熱特性、顧客認定が違えば代替できません。
• 増産発表は工程別に読みます。技術開発、認定、量産準備、商用出荷は、それぞれ違う段階です。

TSMCは前工程と後工程を統合する基盤を3DFabricと呼び、CoWoSやSoICをその構成技術として説明しています。123 IntelもEMIBとFoveros Direct 3Dを組み合わせ、異なる機能や製造工程のダイを一つへ統合しています。6

チップレット化は、演算、入出力、メモリを適した製造工程で作り、後から組み合わせる設計手法です。その代わり、難しさの一部が次の工程へ移ります。

• ダイ同士をつなぐ接続仕様
• 組み立て前と途中の検査
• 電力供給と放熱
• 大型化した基板とインターポーザーの反り
• 複数工程を通した最終歩留まり

2.5Dでは、ロジックダイと複数のHBM積層を、インターポーザーまたは局所ブリッジの上へ横に置きます。広い面へ細い配線を引けるため、HBMとの大きな帯域を作りやすい方式です。一方で、パッケージ面積、反り、組立装置、検査が制約になります。

3Dではダイを縦に積み、接続距離と占有面積を減らします。TSMC SoICとIntel Foveros Direct 3Dは、高密度な接合を使う技術です。IntelはFoveros Direct 3Dを、10マイクロメートル未満の接続間隔で銅同士を直接つなぐハイブリッドボンディングと説明しています。47

TSMCのCoWoS-Sはシリコン製インターポーザーを使い、現行説明では最大約3.3倍レチクル面積です。さらに大きい構成向けに、再配線層を使うCoWoS-Rと、局所シリコン接続を埋め込むCoWoS-Lがあります。2

TSMCの2025年年次報告は、5.5倍レチクル面積へ対応するCoWoSについて2026年の量産開始を説明しています。5 技術認定と量産出荷は同じ日付ではないため、発表を読むときにそろえるべきなのは対象技術と段階です。

2.5Dパッケージの同じ面の中では、ロジックダイとHBMの外形に加えて、次の用途が場所を分け合います。

• ロジックダイとHBM群
• ダイ間の信号配線
• 電力と接地の配線
• 入出力と基板への接続
• 位置ずれ、切断、封止を吸収する製造余白

HBMの一積層追加は、メモリ本体の面積だけで済まず、ロジック側の接続端、配線、電力、熱の条件まで連動する変更です。ロジックダイが大きくなる世代では、広がった面積の一部を演算側や補強が使います。

「対応面積が広がった」と「同じ数量を作れる」は別の主張です。製品面積が大きくなり、組立時間と検査時間が延びれば、同じ工程から出せる完成品個数は減ります。レチクル倍率だけからHBM搭載数や完成品数を逆算せず、同じ製品世代の構成図と仕様で確認します。

HBMは複数のDRAMダイを積み、ロジックの近くへ置くメモリです。一つの部品に見えても、DRAMウェハ、積層、接合、ベースダイ、検査、パッケージへの実装という工程を通ります。ロジックウェハが増えても、必要なHBMが同時期に揃わなければ完成品は増えません。

2026年の製品では統合がさらに深まっています。AMDはMI400 SeriesにCoWoS-LとHBM4を採用し、MI455Xを12基のHBM、432GB、23.3TB/sの構成として公表しています。8 Samsungは2026年2月に商用HBM4の出荷開始、SK hynixは2025年9月にHBM4量産準備完了を発表しました。910

ただし、同じHBM4という世代名だけでは代替できません。少なくとも次の条件を製品側とそろえる必要があります。

• 積層数と容量
• 入出力速度とベースダイ
• 熱特性と対象パッケージ
• 供給時期と供給能力
• 顧客認定と実際の採用製品

「HBMが増産された」という発表を、目当てのAIアクセラレーターへそのまま足し算することはできません。企業発表では、量産準備、顧客認定、商用出荷、実出荷量を分けて確認します。

完成品の出荷数は、ロジック、HBM、インターポーザー、基板、組み立て、検査、冷却のうち、製品に適合した良品通過量が最も小さい工程で止まります。ある工程の能力を二倍にしても、次に余裕の小さい工程が新しい上限になります。

たとえば、CoWoSの装置を増やしても、対象製品向けの大判基板とHBMが認定前なら出荷は増えません。HBMが揃っても、大型パッケージの反りで歩留まりが下がれば良品は増えません。組み立てが安定しても、最終検査とバーンインに時間がかかれば、在庫は検査前へ積み上がるだけです。

供給の見通しは「不足が解消したか」の一問で終わらせず、次の四問を更新します。

1. 今月の良品出荷を止めている工程はどこか
2. 増設は装置搬入、認定、量産、良品出荷のどこまで進んだか
3. 増設後に最も余裕が小さくなる部品または工程は何か
4. その能力は顧客の製品構成と納期に使えるか

先端パッケージでは、良品のロジックダイ、HBM、インターポーザーやブリッジ、基板を揃え、配置、接合し、最後の検査を通します。高価な部品を組み立てた後に一か所でも不良が見つかれば、部品一式をまとめて失う大きな損失です。

そのため、組み立て前に検査済み良品ダイを選び、工程途中でも接続と電気特性を調べます。歩留まりは、各部品の良品率、微細接合、封止材、基板接続、放熱接合材、最終検査の連鎖で決まる数字です。

全工程が合格して、初めて一個を出荷できます。検査時間、プローブカード、テストソケット、バーンイン設備、不良解析が足りなければ、組み立て能力があっても出荷は詰まります。検査もまた、装置と同じように数えるべき独立した供給能力です。

ロジックとHBMを狭いパッケージへ集めると、電力を届ける配線と熱を逃がす経路が同じ空間を使います。高温は性能だけでなく、接合部、メモリ、寿命、検査条件へ影響します。3D積層では、下層のダイから熱を外へ出す距離も設計課題です。

大きなインターポーザーや基板は、材料ごとの熱膨張差で反ります。微細な接続ではわずかな変形も接合品質へ響くため、材料、厚さ、封止材、加熱順序を一体で調整します。SK hynixがHBM4の量産説明でMR-MUFを熱放散と反りの制御へ結び付けているのは、その一例です。10

製品仕様では演算値と併せて、次の項目を確認します。

• パッケージ消費電力と供給電圧
• 許容温度と冷却方式
• モジュール寸法と基板
• 積層したダイから外部までの熱経路
• 量産時の反りと接合品質

高密度に積めることと、量産で冷やせることは別の条件です。パッケージで処理できない熱は、ラックとデータセンターの冷却制約へ移ります。

先端パッケージの供給能力を一つの面積や月産数で表すと、実際に増える製品を誤解します。新棟の着工、装置搬入、工程認定、量産開始、顧客製品の出荷も別の日付です。

供給発表は、次の同じ表へ戻して比較します。

先端パッケージングは、異なるダイを一つのコンピューターへ変える製造工程であり、チップを包む最後の作業にとどまりません。ロジック、HBM、接続部、組み立て、熱、検査を一本の流れで追うと、設計発表と実際の供給の間にある制約が見えます。